Searching r As Page 1 of 2

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-112569

(43) Date of publication of application: 14.04.1992

(51)Int.CI.

H01L 27/108 G11C 11/401

(21)Application number : **02-231662** 

(71)Applicant: NEC CORP

(22)Date of filing:

31.08.1990

(72)Inventor: KOTAKI HIROSHI


SAEKI TAKANORI

# (54) DRAM SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To scale down the size of cells or improve the capacitance of a transistor by forming the bit lines of each memory cell and contact holes to a capacitor in regions surrounded by specific word lines and bit lines arrayed in a latticed shape.

CONSTITUTION: One memory cell is composed of one transistor and one integrating capacitor, and one is brought into contact with a bit line 4 through a bit-line contact hole 5 and the other is brought into contact with the capacitance storage charge region 7 of a laminated capacitor through a capacitor contact hole 6 in the source-drain regions of a switching transistor. A pair of the memory cells share one hole 5, and word lines 3 and bit lines 4 are arranged in a latticed shape in the array



structure of the memory cells. An element active region can be separated in minimum element isolation size, and channel width is increased without augmenting the area of a cell, thus improving transistor characteristics.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

Searching r As rage 2 of 2

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### 19 日本国特許庁(JP)

⑪特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平4-112569

⑤lnt. Cl. ⁵

識別記号

庁内整理番号

個公開 平成 4年(1992) 4月14日

H 01 L 27/108 G 11 C 11/401

8624 - 4MH 01 L 27/10 3 2 5 3 6 2 8526 - 51G 11 C 11/34 В 審査請求 未請求 請求項の数 3 (全9頁)

❷発明の名称

DRAM半導体装置

平2-231662 ②特 頭

@出 願 平2(1990)8月31日

⑫発 明 者 小 瀧 浩

東京都港区芝5丁目7番1号 日本電気株式会社内

明 @発 者 佐 伯 胄 範

東京都港区芝5丁目7番1号 日本電気株式会社内

②出 頭 人

日本電気株式会社

東京都港区芝5丁目7番1号

**30**代 理 弁理士 藤巻 正憲

細

1. 発明の名称

DRAM半導体装置

### 2. 特許請求の範囲

(1) 1つのトランジスタと、1つの積層キャ パシタで1つのメモリセルを構成し、前記メモリ セルのスイッチングトランジスタのソースドレイ ン領域は一方がピット線コンタクト孔を介してピ ット線とコンタクトをとり、他方はキャパシタコ ンタクト孔を介して積層キャパシタの蓄積電荷領 域とコンタクトをとっており、前記メモリセルは 対の2つのメモリセルで1つの共通ビット線コン タクト孔を有しており、前記対のメモリセルのア レイ構造はワード線とピット線が格子状に配列さ れたものであるDRAM半導体装置において、一 のピット線とコンタクトをとる一のピット線コン タクト孔に対し、一方に隣接する二のピット級と コンタクトをとる二のピット線コンタクト孔は、 前記一のピット線コンタクト孔に対応する対のメ モリセルのうちの一方のメモリセルのスイッチン

グトランジスタのゲート電極となる一のワード線 と更にその外側に隣接する二のワード線とに挟ま れた位置に設けられており、前記一方のメモリセ ルのキャパシタコンタクト孔はこの一のワード線 と、前記二のワード線と、前記一のビット線と、 この一のピット線に対して前記二のピット線の反 対側で隣接する三のピット線とに囲まれた領域に 設けられていることを特徴とするDRAM半導体 姓 雷。

(2)前記ピット線は1つおきに共通のセンス アンプに接続されていることを特徴とする讃求項 1 に記載のDRAM半導体装置。

(3)前記メモリセルのキャパシタ蓄積電荷領 城は、ワード線及びピット線の上方に延在してい ることを特徴とする請求項1に記載のDRAM半 導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明はフォールデッドピット線方式のメモリ セルアレイ構造を有するDRAM半導体装置に関 する。

#### [従来の技術]

シリコン基板41の表面に素子分離領域42が 選択的に形成され、この分離領域42に囲まれて 素子能動領域40が形成されている。シリコン基 板41の表面上の絶縁膜内にワード線(ゲート電 極)44及びピット線45が配置され、更に容量 蓄積電荷領域48が所定のパターンで形成されて

ずつセンスアンプ 5 0 に接続され、 1 組のワード 線間のピット線コンタクト孔 4 6 は 2 ピッチおき にピット線 4 5 に配置されている。このようなメ モリセルアレイは、例えば、 1988年発行の IEDM予 稿集(596 乃至599 頁 A NEW STACKED CAPACITOR DRAM CELL CHARACTERIZED BY A STORAGE

CAPACITOR ON A BIT-LINE STRUCTURE ) に記載されている。

#### [発明が解決しようとする課題]

しかしながら、この従来のシールドスタックセル型DRAM半導体装置のメモリセルアレイでは、第9図に示すように素子分離領域42に分離されて素子能動領域40が分布する。このため、例えば第9図中Aで示す部分の素子分離領域42において、最小設計案子分離寸法とならず、むだな領域が生じる。これにより、素子の後細化が防げられるという問題点がある。

また、トランジスタのゲートチャネル幅は第9 図にW1で示す素子能動領域幅で決定され、素子 分雕領域dの最小設計寸法で限定されてしまう。 いる。また、全面に容量プレート 4 3 が被寄されている。ビット級 4 5 はビット線コンタクト孔 4 6 内を埋め込み、容量審積電荷領域 4 8 はキャバシタコンタクト孔 4 7 内を埋め込んでいる。

従来のメモリセルアレイ報達においては、第1 0 図に示すように、第1のワード線441及び第2のワード線442間、第3のワード線443及び第4のワード線444間、第5のワード線44 5 及び第6のワード線446間及び第7のワード 線447及び第8のワード線448間に夫々キャパシタコンタクト孔47が配置され、ワード線2 ピッチおきに、キャパシタコンタクト孔47が存在する。

ピット線コンタクト孔46は、第2のワード線442及び第3のワード線443間、第4のワード線445間、第6のワード線445間、第6のワード線445間、第6のワード線445間に配置され、キャパンタコンタクト孔47が存在するワード線間の勝りのワード線間に、ワード線2ピッチおきに存在する。また、ピット線45は2本

本発明はかかる問題点に鑑みてなされたものであって、案子分離寸法をメモリセルアレイ内の全領域で最小設計寸法幅で形成することができて案子能動領域を最密充填することができ、セルサイズの縮小又はトランジスタ能力の向上を図ることを目ができるDRAM半導体装置を提供することを目的とする。

#### [課題を解決するための手段]

本発明に係るDRAM半導体装置は、1つののトラスタの積層キャパシタのの記メモリセルののははアーストレインののはなりののではなりのではなりのではなり、一つのがではなり、一つので1つの共びではなり、前記というのははカクトをしているので1つの共びにおいて1つの対が格置において、一のピット線を設置において、一のピットをでしているロンスをはないで1つの共びにおいて、一のピット線を設置において、一のピットをでしている日本のピットをできません。

タクトをとる一のピット線とコンタクト孔に隣接する二のピット線とコンタクト孔に対をといまるこのピット線とコンタクト孔は、前記一のピット線コンタクト孔は、前記ーのルックトカのメモリセルのスイッチ線とは 世世 に かっちゃく のいて は まれんの サード 線と で は かっかい が 線 の の に ら コード 線 と で か と で 解 と で か は に ひ け ら コード 線 と に 囲 まれた 領 域 に ひ け っ と を 特 後 と する。

#### [作用]

本発明においては、素子能動領域を最小素子分離す法で分離することが可能になる。従って、素子分離領域に無駄な領域がなくなり、素子能動領域を最密充填することができる。このため、セル面積を大きくすることなく、チャネル幅を大きくしてトランジスタ特性を向上させることができ、

タクトをとり、他方はキャバシタコンタクト孔 6 を介して積層キャバシタの容量蓄積電荷領域でとコンタクトをとっている。また、前記メモリセルは、対の2つのメモリセルで1つの共通ピット線コンタクト孔 5を有している。そして、前記対のメモリセルのアレイ構造は、ワード線3とピット線4とが格子状に配列されたものとなっている。

第4図に示すように、対になる第1のメモリセルは共通の第1のピット線4B1と共通の第1のピット線コンタクト孔5B1を有しており、この第1のピット線コンタカカスストランジスタのゲートではなる第1のスイッチングトランジスタのメモリセルを構成でしたがある第1のスイッチングトランジスタのかれたなでである第2のワード線3W1の両側に隣接するこの第1のワード線3W1の両側に隣接するこのワード線3W2、3W3のうち第1のワード線3W2、3W3のうち第1のワード線3W2、3W3のうち第1のワード線3W2、3W3のうち第1のワード線3W2、3W3のうち第1のワード線

又はトランジスタのチャネル幅を小さくすることなく、セルサイズを縮小することが可能である。 [実施例]

次に、本発明の実施例について添付の図面を参照して説明する。

第1図は本発明の第1の実施例に係るフォールデットピット線方式のシールドスタックセル型DRAM半導体装置のメモリセルアレイを示す平面図、第2図は第1図のェーェク線による断面図である。また、第3図はこのメモリセルアレイの案子能動領域及び素子分離領域のみを示す図、第4図はこのメモリセルアレイのピット線、ワード線、ピット線コンタクト孔、キャバシタコンタクト孔及び素子能動領域の位置関係を示す模式図である。

このシールドスタックセル型DRAM半導体装置においては、1つのトランジスタと1つの集積キャパンタとで1つのメモリセルが構成されている。そして、前述のメモリセルのスイッチングトランジスタのソース・ドレイン領域は、一方がビット線コンタクト孔5を介してビット線4とコン

3 W 1 を介して第2のワード線3 W 2の反対側に 位置する第3。のワード線3 W3と、第1のピット 線4B1と、この第1のピット線4B1の両側に 隣接するピット線4B2, 4B3のうちの一方の 第2のピット線4B2とに囲まれた領域に形成さ れている。第2のメモリセルのキャパシタコンタ クト孔6C2は、第2のワード線3W2と、この 第2のワード線3W2の両側に隣接する2本のワ ード線 3 W 1, 3 W 4 のうち第 2 のワード線 3 W 2を介して第1のワード線3W1の反対側に位置 する第4のワード線3W4と、第1のピット線4 B1と、この第1のピット線4B1に隣接する2 本のピット線4B2、4B3のうち第1のビット 線4B1を介して第2のピット線4B2の反対側 に位置する第3のピット線4B3とに囲まれた領 域に形成されている。この第1及び第2のメモリ セルの素子能動領域112は第1のピット線コンタ クト孔5B1と、第1及び第2のキャパシタコン タクト孔6C1、6C2を含むように形成されて おり、第1及び第2のメモリセルの素子能動領域

112の周辺領域には案子分離領域2が形成されていて、他のメモリセル対の案子能動領域と分離されている。

・対の第3のメモリセルと第4のメモリセルは共 通の第2のピット線4B2と第2のピット線コン タクト孔5B2を有しており、この第2のピット 粮4B2のピット線コンタクト孔5B2は、第1 のピット線コンタクト孔5B1と最隣接の位置に ある。即ち、この第2のピット線コンタクト孔5 B2は第3のメモリセルを構成する第3のスイッ チングトランジスタのゲート電極となる第2のワ ード線3W2と、第4のメモリセルを構成する第 4のスイッチングトランジスタのゲート電極とな る第4のワード線3W4とに挟まれた領域に形成 されている。第3のメモリセルのキャパシタコン タクト孔6C3は、第1のワード線3W1と、第 2のワード線3W2と、第2のピット線4B2と、 この第2のビット線4B2の両側に隣接するビッ ト線4B1, 4B4のうち第2のビット線4B2 を介して第1のピット線4B1の反対側に位置す

る第4のビット線4B4とに囲まれた領域に形成 されている。また、第4のメモリセルのキャパシ タコンタクト孔6C4は、第4のワード線3W4 と、この第4のワード線3W4の両側に隣接する 2本のワード線3W2, 3W5のうち第4のワー ド線 3·W 4 を介して第2のワード線 3 W 2の反対 側に位置する第5のワード線3W5と、第1のビ ット線4B1と、第2のピット線4B2とに囲ま れた領域に形成されている。この第3及び第4の メモリセルの案子能動領域134は、第2のピット 線コンタクト孔5B2と、第3及び第4のキャバ シタコンタクト孔6C3,6C4を含むように形 成されており、第3及び第4のメモリセルの素子 能動領域134の周辺領域には素子分離領域2が形 成されていて、他の対のメモリセルの素子能動領 域と分離されている。

対の第5のメモリセルと第6のメモリセルは、 共通の第1のピット線4B1と、第3のピット線 コンタクト孔5B3を有しており、この第3のピット線コンタクト孔5B3は、第1のピット線4

B1に配置されたビット線コンタクト孔としては、 第1のピット級コンタクト孔5B1と隣接した位 置に存在する。また、第1のピット線コンタクト 孔5B1から、第2, 4, 5, 6の4本のワード 線3W2、3W4、3W5、3W6を介して存在 する。そして、第3のピット線コンタクト孔5B 3は第5のメモリセルのスイッチングトランジス タのゲート電極となる第6のワード線3W6と、 第6のワード線3W6の両側に隣接する2本のワ ード級3W5, 3W7のうち第6のワード線3W 6 を介して第5のワード線3 W 5 の反対側に位置 する第7のワード銀3W7に挟まれた領域に形成 されている。この第7のワード線3W7は第6の メモリセルのスイッチングトランジスタのゲート 電極となるものである。第5のメモリセルのキャ パシタコンタクト孔6C5は第5のワード線3W 5と、第6のワード線3WBと、第1のピット線 4 B 1 と、第2のピット線 4 B 2 とに囲まれた領 域に形成されている。第6のメモリセルのキャパ シタコンタクト孔6C6は、第7のワード線3W

7と、この第7のワード線3W7に隣接する2本のワード線3W6,3W8のうち第7のワード線3W6の反対側に位置する第8のワード線3W8と、第1の反対側に位置する第8のワード線3W8と、第1の反対側には4B1と、第3のピット線4B3とに囲いる。この第5及び第6のキャパシを動領域1 to to た ( ) を含むよっに形成すれている。 ( ) を含むよっに形成すれている。 ( ) を含むよっに形成域には、第5及び第6のキャパシを対した。 ( ) を含むよっに形成域を引きない。 第5及び第6のメモリセルの素子能動領域と分離されている。

そして、各ピット線は交互に同一のセンスアンプ10に接続されていてフォールデッドピット線 方式となっている。

第3図は第1図に示す素子能動領域1と、素子分離領域2のみを示した図であるが、本実施例の場合は全ての素子能動領域1を最小素子分離寸法で分離することが可能である。従って、従来の第

9 図にAで示す部分のように最小素子分離寸法よ り業子分離幅が大きくなるような無駄な領域がな い。例えば、最小加工寸法を 0.6 µ m 、ワード線 ピッチを 1.5μm、ピット銀ピッチを 1.5μm、 ピット線コンタクト孔の寸法を 0.6μm× 0.6μ m、キャパシタコンタクト孔の寸法を 0.6μm× 0.6 μm、最小素子分離寸法を 0.6 μm、ワード 緑とピット級コンタクト孔との間のマージンを 0.2μm、スイッチングトランジスタチャネル長 を 0.7μmとして本実施例に係るメモリセルアレ イを製造すると、最小素子分離寸法は 0.6μmで ある。このように、本実施例は素子能動領域を最 密充填することが可能であり、従来と全く同じ設 計基準でもメモリセルのスイッチングトランジス タのチャネル幅を従来(第9図)に比して大きく することが可能である。

第3図及び第6図に示すチャネル幅W1及びW2を比較すると、本実施例(第3図)は従来例(第9図)に対し、W1にて0.18μm、W2にて0.48μmも大きくすることができ、トランジスタの

μm² であり、スイッチングトランジスタチャネ ル幅W1は0.52μmとなる。

第6図は従来のセルアレイパターンを第5図と同じ設計基準でセルサイズが8f²となるように形成した場合のメモリセルを示す。

但し、符号51は素子能動領域、52は素子分離領域、53はワード線、54はピット線、55はピット線、2クト孔、56はキャパシタコンタクト孔である。

第6図に示すように、従来のセルアレイバターンでは案子分離最小寸法が限界になるため、案子能動領域51は第8図に示すようなバターンとなり、ワード線53を案子能動領域51に位置をわせするためのフォトレジスト工程における位置ズレマージンは全くない。従って、このような案子を形成することは困難である。また、トランジスタのチャネル幅W1も最小加工寸法である 0.4μmとなる。

#### [発明の効果]

以上説明したように、本発明によれば、フォー

能力を高めることが可能となる。

逆に、チャネル幅を従来と同一にする場合は、 ワード線ピッチ及びピット線ピッチを縮小することが可能となる。

第5図は本発明の第2の実施例を示す平面図である。

この第2の実施例においては、ワード線及びビット線のピッチをいずれも最小加工寸法の2倍の寸法で設計しており、ワード線及びビット線の幅及び間隔のいずれも最小加工寸法となっている。ビット線コンタクト孔5はワード線及びビット線の上面及び側面絶縁膜により、いずれも自己整合的に形成されている。本実施例におけるセル面積は最小加工寸法をfで表わした場合8f²となる。

本実施例は最小加工寸法を  $0.4 \mu$  mにて設計した。この場合に、ワード線ピッチは  $0.8 \mu$  m、 ビット線ピッチは  $0.8 \mu$  m、 スイッチングトランジスタチャネル長は  $0.4 \mu$  m、セル面積は 1.28

ルデッドピット線方式のメモリセルアレイ構造において、案子分離寸法をメモリセルアレイ内全域において最小設計寸法幅で形成することができ、 素子能動領域を最密充填することができるため、 セル面積を大きくすることなく、セルトランジス タのチャネル幅を大きくすることが可能であり、 逆にセルトランジスタのチャネル幅を小さる ことなく、セルサイズを縮少することが可能である。

また、メモリセルのキャバシタの書積電荷領域がワード線及びピット線の上部に延在する構造をとるDRAMメモリセルアレイにおいて、セル面積は最小加工寸法を「と表現したときのフォールデッドピット線方式の最小セル面積である81~にすることが可能となる。更に、メモリセルトランジスタのチャネル幅を(2-1/√2) 「=1.3 「、つまり、最小加工寸法の約1.3 倍に大きくとることが可能となり、トランジスタの能力を高めることができる。

#### 4. 図面の簡単な説明

第1図は本発明の第1の実施例に係るフォール デッドピット線方式のシールドスタックセル型D RAM半導体装置のメモリセルアレイを示す平面 図、第2図は第1図の r-r′線による断面図、 第3図はこのメモリセルアレイの素子能動領域及 び素子分離領域のみを示す図、第4図はこのメモ リセルアレイのピット線、ワード線、ピット線コ ンタクト孔、キャパシタコンタクト孔及び素子能 動領域の位置関係を示す模式図、第5図は本発明 の第2の実施例を示す平面図、第6図はこの第2 の実施例の設計基準により従来方法で形成したメ モリセルを示す平面図、第7図は従来のフォール デッドピット線方式のシールドスタックセル型D RAM半導体装置のメモリセルアレイを示す平面 図、第8図は第7図の1-1、線による断面図、 第8図はこのメモリセルアレイの素子能動領域及 び素子分離領域のみを示した図、第10図はこの メモリセルアレイのピット線、ワード線、ピット 線コンタクト孔、キャパシタコンタクト孔及び案 子能動領域の位置関係を示す模式図である。

1、40;素子能動領域、2、42;素子分離 領域、3、44;ワード線(ゲート電極)、4、 45;ビット線、5、46;ビット線コンタクト 孔、6、47;キャパシタコンタクト孔、7、4 8;容量審積電荷領域、8、43;容量プレート、 10、50;センスアンプ

出願人 日本電気株式会社 代理人 弁理士 藤巻正窓

10 i シリコン基板 1 i 表子能動領域

2;第五分離領域

3;ワード線(ケートな扱)


4;ピ州線

ちも ピット練コンタクトまし


らら キャパシターコンタクトまし

7;台里蓝接雪荷领域


日)名量プレート



第1図



- 11 素子推動強減 41 ピットは 2;素子分離預域 ちょ ピット未製コンタクト子し
- ろう ワード林 ら;キャパシターコンタクトまし




1;京子能量70年成

41 ビット柳

ちょピット線 コンタクトろし

6;キャパシターコンククト扎

IO;センスアンファ





第 4 図

51; 東子能動領域 52; 泰子分離領域 53; 7-F線

54; ピット株

55; ピット練コンタクト3L 56; キャパシターコンタクト3L





第 9 図

40;第3能動領域

41~ ンリコン基板

42; 素子分離領域

43; 容量プレート


44; 7-1海(5-1電福)

45; ピット線

46;ピット線コンタクト孔


47; キャパシターコンタクトまし

48;容量蓄積電荷領域



第 7 図

441';	6107-FA	40; 票子能動領域
442;	店2のワード <b>約</b> 1	45; ビート級
443 i 🤰	ちろの ワード物	46; ESHARDV97F3L
444; \$	140 フード48	47; ++11>9-コンタクト3L
445; \$	8507-F₩	50; センスプンプ
446i 3	860 7-FN	
447 i 3	あての ワード 🗱	
448; \$	月日の ワード 62	



第 10 図